U okviru projekta VHDL/FPGA Mobile Teaching Laboratory do danas su održane tri radionice od planiranih šest u tri različite srednje škole u Slavoniji (Tehnička škola Slavonski brod, Tehnička škola Požega i Srednja škola Ilok).

Radionica na temu "Uvod u VHDL jezik za opisivanje sklopovlja" upoznaje učenike, kroz praktični rad, s osnovama VHDL/FPGA tehnologije.

Projekt provodi FERIT , a njegovu provedbu sufinancira veleposlanstvo SAD-a u Hrvatskoj.

Projekt izvodi izv. prof. dr. sc. Tomislav Matić uz suradnike izv. prof. dr. sc. Ivana Aleksija, doc. dr. sc. Zdravka Krpića i Filpa Sušca mag. ing. comp.

Više o samom projektu moguće je pronaći na https://mobilelab.ferit.hr/.

Atmosferu na dosadašnjim radionicama možete pogledati na slikama.